1. Lectures

• L01: Introduction
• L02: Arithmétique

Les lectures suivantes sont un peu différentes, elles décrivent trois architectures typiques à partir d'un modèle exprimé en Scilab. Le choix d'un langage de calcul (programmation ?) est volontaire, l'utilisation d'un langage de type HDL serait prématurée au moment où on se pose des problèmes de principes car l'objectif est uniquement de valider le modèle d'état associé à l'architecture étudiée et non pas encore son implémentation.

• L03: Architecture pipeline
• L04: Architecture VLIW
• L05: Architecture Superscalaire

2. Exercices

• TD 1.1: Architecture pour le produit scalaire
  TD 1.2: Architectures pour la convolution et la corrélation
  TD 1.3: REPEAT, MAC, Double Bank memory and Delay Line
  TD 1.4: Software patent: Modulo address generator and a method for implementing ...
• TD 2: Arithmétique en virgule fixe
• TD 3: Architecture pipeline
• TD 4: Architecture VLIW

Les trois documents suivants seront utiles :

• Beta documentation
• Beta diagram
• Beta instructions set summary

3. Contrôle

Le sujet du contrôle portera sur l'étude d'une optimization différente de celle présentée au cours de la lecture L05: Architecture Superscalaire de l'architecture pipeline du processeur dont une partie du jeu d'instructions a été introduit au cours de la lecture L03: Architecture pipeline. Pour réviser ce contrôle, il est nécessaire de revoir également les lectures du cours Machines programmables :

• Pipelining
• Pipelining the Beta
• Pipeline issues — cette lecture est particulièrement importante.

Le contrôle durera 1h30, les documents seront autorisés.